ID de l'article: 000074666 Type de contenu: Dépannage Dernière révision: 04/07/2019

Qu’est-ce qui peut faire arrêter l’IP du client de la boîte aux lettres flash série 10 Intel® Stratix® ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Altera® S10 Mailbox Client Core
  • FPGA Intel® Stratix® 10 IP pour Mailbox Client
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    L’IP client de la boîte aux lettres Intel® Stratix® 10 peut cesser de fonctionner ou rester suspendue dans les scénarios suivants :

    1. Tenter de publier une commande d’écriture alors que le registre FIFO d’écriture est vide

    2. Tentative de délivrance d’une commande d’écriture alors que le registre FIFO d’écriture a été saturé.

    3. Tentative d’envoi d’écriture avant de configurer la sélection de la puce.

    Résolution

    Si vous utilisez Intel® Quartus® logiciel Prime Pro Edition version 19.1 et ci-dessous, un cycle d’alimentation du périphérique Intel® Stratix® 10 est nécessaire pour récupérer de cette condition.

    Si vous utilisez Intel® Quartus® logiciel Prime Pro Edition version 19.2 et supérieure, les scénarios 1 et 2 peuvent être récupérés à partir de la réinitialisation de l’IP client 10 Serial Flash Mailbox Intel® Stratix® 10. Dans le scénario 3, un message d’erreur sera envoyé si le périphérique est configuré avec un schéma de configuration non ASx4. Cependant, la commande QSPI_SET_CS est facultative si le périphérique est configuré avec un schéma de configuration ASx4.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.