Dans les périphériques MAX®10, vous pouvez voir que le ddio_h_reg se trouve dans l’élément E/S et que le ddio_l_reg est dans la logique du cœur lors de l’utilisation de l’IP LVDS soft Altera®. Cette implémentation est attendue et n’affectera pas les performances de synchronisation.
1
Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.