ID de l'article: 000074747 Type de contenu: Dépannage Dernière révision: 31/07/2017

Pourquoi l’émetteur SDI est-il perdu après la reconfiguration de la division fractionnelle fPLL ?

Environnement

  • FPGA Intel® Arria® 10 Cyclone® 10 IP fPLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Il est possible que l’émetteur SDI se désynchronise en raison d’une fréquence instable après la reconfiguration de la division fractionnelle fPLL.

    Résolution

    Pour contourner ce problème, veillez à le recalibrez après la reconfiguration de la division fractionnelle fPLL.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.