Les quatre broches PCI® Express nPERST* dédiées se trouvant sur les périphériques Stratix® V doivent être utilisées lors de la mise en œuvre de l’IP dure (HIP) pour PCI Express.
Une seule broche nPERST est utilisée par PCIe HIP. Stratix les quatre broches des périphériques V sont toujours répertoriées, même si le périphérique cible ne possède qu’un ou deux IP PCIe. Ces broches sont répertoriées ci-dessous.
nPERSTL0 = PCIe HIP et CvP en bas à gauche
nPERSTL1 = TOP Left PCIe HIP (lorsque disponible)
nPERSTR0 = PCIe HIP inférieur droit (lorsqu’il est disponible)
nPERSTR1 = PCIe HIP haut droit (lorsque disponible)
Pour une compatibilité maximale, nous recommandons que le HP PCIe inférieur gauche soit toujours utilisé en premier, car c’est le seul emplacement qui prend en charge CvP (Configuration via protocole - Sur le lien PCIe).
Par exemple : lors de l’utilisation de l’emplacement PCIe HIP en bas à gauche, connectez simplement nPERST de votre emplacement PCIe à nPERSTL0 sur le périphérique, ce qui se combine pour signaler pcie_rstn sur l’instance IP.
Les broches nPERST dédiées peuvent être propulsées par 3,3 V quel que soit le niveau de tension VCCIO de la banque sans traducteur de niveau tant que le signal d’entrée répond aux spécifications LVTTL QUE LVTTL, ET À condition qu’elles répondent aux spécifications Stratix de sur-dépannage du fonctionnement à 100 % telles que définies dans les caractéristiques CC et de commutation des périphériques Stratix V.