ID de l'article: 000074825 Type de contenu: Dépannage Dernière révision: 21/01/2015

Pourquoi faut-il quelques secondes pour que la configuration Active Serial (AS) se termine après l’alimentation du kit de développement Cyclone V GT FPGA ?

Environnement

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison de la conception du contrôleur système dans le périphérique MAX® V, la configuration AS est différée pendant plusieurs secondes après la mise hors service du kit de développement Cyclone® V GT FPGA.

    Ce retard peut entraîner un problème si votre conception utilise PCI Express (PCIe) et le mode de configuration AS, car ce retard peut entraîner ne pas répondre aux exigences de réveil PCIe.

    Résolution

    Pour réduire le retard de la configuration AS dans le kit de développement Cyclone V GT FPGA, programmez le périphérique MAX V avec ce fichier d’objets de programmeur (. pof) fichier : max5.pof.

    Vous pouvez également utiliser ce projetQuartus® II : max5_CVGT_devkit_AS.zip pour la conception du périphérique MAX V.

    Articles apparentés

    Produits associés

    Cet article concerne 3 produits

    Périphériques de configuration FPGA Intel®
    FPGA Cyclone® V GT
    Périphérique de configuration FPGA Intel® EPCQ

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.