En raison des améliorations apportées aux IPs clients de la boîte aux lettres SDM utilisées par Intel® Stratix® 10 appareils dans la version 19.2 de Intel® Quartus® Prime Pro edition, une conception compilée dans Intel® Quartus® version 19.2 du Programme Pro nécessite l’utilisation d’Intel® Quartus® programmeur ou générateur de fichiers de programmation à partir de Intel® Quartus® version 19.2 Prime Pro pour générer le flux de programmation final.
Cela inclut les IP suivantes :
· Intel® Stratix® de détection SEU avancée de 10 FPGA IP
· ID de puce Intel® Stratix® 10 FPGA IP
· ADRESSE IP du client Intel® Stratix® boîte aux lettres 10 FPGA
· IP de reconfiguration partielle du contrôleur Intel® Stratix® 10 FPGA
· Contrôleur de configuration externe de reconfiguration partiel Intel® Stratix® 10 FPGA IP
· Intel® FPGA IP client de la boîte aux lettres Flash série 10 Intel® Stratix®
· Ip du capteur de température Intel Intel® Stratix® 10 FPGA
· Ip du capteur de tension Intel® Stratix® 10 FPGA
Si une de ces IP se trouve dans votre conception et que cette conception est compilée avec Intel® Quartus® version 19.2 de Prime Pro, et le programmeur Quartus ou générateur de fichiers de programmation de Intel® Quartus® Prime Pro edition version 19.1 ou antérieures sont utilisés pour créer un flux binaire de configuration, le message d’erreur ci-dessus s’affiche.
Pour contourner ce problème, utilisez Intel® Quartus® programmeur ou générateur de fichiers de programmation à partir de Intel® Quartus® version 19.2 de Prime Pro si votre conception contient des IPS clients de boîte aux lettres SDM et a été compilée dans Intel® Quartus® version 19.2 de Prime Pro Edition.