En raison d’un problème dans la version 19.1 du logiciel Intel® Quartus® Prime Pro Edition, vous pouvez voir l’avertissement suivant (comme illustré ci-dessous) dans le GUI ModelSim* lors de l’utilisation de Intel® Stratix® IP 10 LVDS SERDES :
** Avertissement : .. /ip_ad_lvds/altera_lvds_core14_181/sim/ip_ad_lvds_altera_lvds_core14_181_ibrwinq.sv(1) : (vlog13233) l’unité de conception « ip_ad_lvds_altera_lvds_core14_181_ibrwinq » existe déjà et sera écrasée. Remplacement d’une entité VHDL avec un module Verilog.
Il n’y a pas de solution à ce problème.
Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.