Dans certains cas, en raison des conditions de course lors de la mise en marche, l’IOPLL dans Intel® Arria® 10 périphériques peut démarrer avec une fréquence d’horloge de sortie incorrecte ou un cycle d’utilisation incorrect ou ne pas atteindre le verrou lorsque la reconfiguration dynamique est activée.
Pour contourner cela, pilotez le port d’entrée « mgmt_clk » du cœur IOPLL Reconfig Intel® FPGA IP cœur à partir du port de sortie « outclk » d’un autre Intel FPGA IP IOPLL Reconfig et synchronisez le mgmt_reset avec cette horloge. Cela garantit que l’horloge de l’IOPLL Reconfig Intel FPGA IP cœur ne bascule pas à la mise sous alimentation et permet à l’IOPLL de mettre en marche avec des paramètres corrects.