ID de l'article: 000075095 Type de contenu: Dépannage Dernière révision: 25/03/2013

Quelle est la plage de fréquences dutéristeur de configuration CCLK interne des dispositifs Cyclone® IV ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Le manuel de l’appareil Cyclone® IV ne contient pas la plage de fréquences du SDLC interne qui tire le débit DCLK dans les modes de configuration Active Serial (AS) et Active Parallel (AP).

Le tableau ci-dessous contient la plage des deux options de fréquence :

OscillateurMinimumTypiqueMaximumUnité
40 MHz203040Mhz
20 MHz101520Mhz

 

 

Résolution

Ces informations ont été incluses dans la version la plus récente du manuel Cyclone® périphérique IV.

Produits associés

Cet article concerne 2 produits

FPGA GX Cyclone® IV
FPGA Cyclone® IV E

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.