ID de l'article: 000075210 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi ne puis-je pas attribuer une entrée 3.3 V à une banque avec VCCIO connectée à 2.5 V

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Les normes 3.3-V LVTTL et 3.3-V LVCMOS prennent en charge VCCIO connecté aux familles de périphériques 3.3 V, 3.0 V ou 2.5 V pour le fonctionnement des entrées sur les familles de périphériques Arria® V et Stratix® V.

    Dans les versions 11.0 et 11.1 du logiciel Quartus® II, l’affectation d’une broche avec une norme qui nécessite que VCCIO soit connectée à 2,5 V (comme une sortie 2,5 V) et une entrée LVCMOS/LVTTL 3.3-V entraîne une erreur de fitter.

    Résolution

    Faites une affectation standard d’E/S de 2,5 V aux entrées qui nécessitent les normes LVCMOS/LVTTL 3.3-V.

    Les spécifications d’entrée standard de 2,5 V sont les mêmes que les specifcations 3.3-V, à l’exception du fait que Il est 0,7 V plutôt que 0,8 V.  Consultez les fiches techniques suivantes pour plus d’informations sur les seuils de tension d’entrée :

    Ce problème sera résolu dans une version ultérieure du logiciel Quartus II.

    Produits associés

    Cet article concerne 5 produits

    FPGA Stratix® V GS
    FPGA Arria® V GX
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V E

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.