ID de l'article: 000075222 Type de contenu: Dépannage Dernière révision: 17/11/2011

Analyse de synchronisation pour les variations × du compilateur PCI Express visant un périphérique Cyclone IV GX

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Le logiciel Quartus II ne réalise pas d’analyse de synchronisation pour la structure FPGA des variantes Cyclone IV GX × ; par conséquent, les variantes qui pourraient échouer l’analyse de synchronisation ne sont pas identifiées.

    Ce problème affecte les variantes × dans le périphérique Cyclone IV GX.

    Résolution

    Vous pouvez créer manuellement la contrainte d’horloge requise. fournit l’équation pour cette contrainte. Dans cette équation is 8.000 pour un 125 Horloge d’application MHz et 16 pour une horloge d’application 62,5 MHz.

    Contrainte d’horloge
    # create_clock -name {core_clk_out} -period -waveform { 0.000 8.000 } [get_nets {*altpcie_hip_pipen1b_inst | core_clk_out~clkctrl}]

    Ce problème est résolu dans la version 10.1 du logiciel Quartus II.

    Produits associés

    Cet article concerne 1 produits

    FPGA Cyclone® IV

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.