Problème critique
Le logiciel Quartus II ne réalise pas d’analyse de synchronisation pour la structure FPGA des variantes Cyclone IV GX × ; par conséquent, les variantes qui pourraient échouer l’analyse de synchronisation ne sont pas identifiées.
Ce problème affecte les variantes × dans le périphérique Cyclone IV GX.
Vous pouvez créer manuellement la contrainte d’horloge requise. fournit l’équation pour cette contrainte. Dans cette équation is 8.000 pour un 125 Horloge d’application MHz et 16 pour une horloge d’application 62,5 MHz.
# create_clock -name {core_clk_out} -period
-waveform { 0.000 8.000 } [get_nets {*altpcie_hip_pipen1b_inst
| core_clk_out~clkctrl}] |
Ce problème est résolu dans la version 10.1 du logiciel Quartus II.