ID de l'article: 000075258 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi la cession d’identification des synchronisations pour le contrôleur QDRII basé sur UniPHY est-elle ignorée par le fitter ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Il est possible que le rapport suivant se trouve à la section Affectations ignorées dans le rapport Fitter lorsque vous construisez un contrôleur QDRII avec UniPHY dans votre conception.

Nom : Identification des synchronisations
Entité ignorée : qdrii_ctl_read_datapath
Valeur ignorée : FORCED_IF_ASYNCHRONOUS
Source ignorée : compilateur ou affectation HDL

Cela est signalé parce que l’assage HDL a été ignoré pendant la synthèse.
Vous devez activer la synthèse orientée synchronisation dans les paramètres d’analyse et de synthèse pour supprimer ce rapport.

Produits associés

Cet article concerne 3 produits

FPGA Stratix® IV E
FPGA Stratix® II GX
FPGA Stratix® II GT

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.