ID de l'article: 000075387 Type de contenu: Messages d'erreur Dernière révision: 16/06/2017

Erreur (10161) : erreur HDL Verilog à rcfg_sdi_cdr.sv(44) : l'« altera_xcvr_native_a10_reconfig_parameters_CFG0 » d’objet n’est pas déclarée. Vérifiez que le nom de l’objet est correct. Si le nom est correct, déplappez l’objet.

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP SDI II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Il est possible que vous voyiez l’erreur ci-dessus pendant l’analyse et l’élaboration, si vous utilisez les fichiers de conception SDI RX à partir du cœur IP SDI II généré par la conception dans la version 17.0 du logiciel Quartus® Prime. Cela est dû au fait que le module rcfg_sdi_cdr n’est pas en mesure de localiser les packages de paramètres de reconfiguration de l’émetteur-récepteur par défaut.

    Résolution

    Ajoutez le fichier de paramètres Quartus II suivant(.qsf)à votre fichier QSF :

    répertoire SYSTEMVERILOG_FILE /rcfg_sdi_cdr.sv -bibliothèque sdi_rx_sys_altera_xcvr_native_a10_170

    Vous pouvez vous référer au fichier QSF de conception généré par l’exemple IP pour plus d’informations. Ces informations seront mises à jour dans la prochaine version du guide de l’utilisateur de l’exemple de conception.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.