ID de l'article: 000075464 Type de contenu: Dépannage Dernière révision: 30/01/2018

Pourquoi la synthèse de Intel® Arria® 10 PCIe* IP est-elle générée avec l’erreur de retour VHDL (16045) - « u_global_buffer_coreclkout » des entités instantanées non définies « altera_global » ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Arria® 10 Cyclone® 10
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème avec la version 17.1 du logiciel Intel® Quartus® Prime, le alias d’entité de composants altera_global de VDHL n’est pas mis en mappé avec l’entité altera_global VHDL correcte.

    Résolution

    Dans le fichier d’instanciation VHDL de haut niveau PCIe*, par exemple pcie_pcie_a10_hip_0.vhd, commentez ces deux lignes de code VHDL.  Exécutez ensuite à nouveau la mise en œuvre.

    pour pcie_a10_hip_0 : chaîne pcie_pcie_a10_hip_0_altera_pcie_a10_hip_171__cmp

    utilisez l’entité altera_pcie_a10_hip_171.pcie_pcie_a10_hip_0_altera_pcie_a10_hip_171_ ;

    Ce problème devrait être résolu prochainement Intel® Quartus® version du logiciel Prime.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.