ID de l'article: 000075485 Type de contenu: Installation et configuration Dernière révision: 11/02/2021

Pourquoi l’IP Intel® FPGA P-tile Avalon® mappée de mémoire pour PCI Express* ne prend-elle pas en charge la fréquence d’horloge PLD 500 MHz dans la version 20.4 du logiciel Intel® Quartus® Prime Pro Edition ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-MM
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans la version 20.4 du logiciel Intel® Quartus® Prime Pro Edition, « 500 MHz » n’est pas indiqué dans le menu « Fréquence d’horloge PLD ».

    Ce problème concerne uniquement le Intel Agilex® mode PCIe* Gen4 x8 7 FPGA généré dans la version 20.4 du logiciel Intel® Quartus® Prime Pro Edition.

     

     

    Résolution

    Un correctif est disponible pour résoudre ce problème pour la Intel® Quartus® version 20.4 du logiciel Prime Pro Edition.

    Téléchargez et installez le correctif 0.11 à partir du lien approprié ci-dessous.

    Ce problème est résolu à partir de la version 21.1 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7 série F

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.