ID de l'article: 000075590 Type de contenu: Dépannage Dernière révision: 01/01/2015

Les modèles de synchronisation des périphériques MLAB ont-ils changé depuis la version 8.1 du logiciel Quartus II ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Oui, depuis la version 8.1 du logiciel Quartus® II, il existe une mise à jour pour les modèles de synchronisation des périphériques MLAB qui fournit un modèle de synchronisation robuste pour le bloc MLAB.

    Les périphériques suivants sont affectés par cette mise à jour du modèle de synchronisation :

    • EP3SL110
    • EP3SL150
    • EP3SL340
    • EP3SE80
    • EP3SE110

    Les périphériques affectés utilisant des MLA peuvent voir une violation du délai de blocage MLAB, si le dommage est très rapide
    L’option d’optimisation est définie sur Activé ou si le MLAB utilise des horloges localement routed. Pour vérifier ces conditions, suivez ces étapes :

    1. Pour déterminer si votre conception utilise MLAB, recherchez MLAB dans le< nomdu projet>.fit.rpt ou le récapitulatif de RAM Fitter du rapport de compilation fitter dans la GUI. Le type est MLAB.
    2. Pour déterminer si l’optimisation de la délssisation de la déls est définie sur On, recherchez dans le nom duprojet< >.qsf pour obtenir le paramètre suivant :

      set_global_assignment -name ENABLE_BENEFICIAL_SKEW_OPTIMIZATION ON
    3. Pour vérifier si des horloges ont été localement rouées, regardez dans le< nomdu projet >. fit.rpt ou les signaux de contrôle
      section du Fitter Compilation Report dans le gui. Chaque horloge localement rouée a défini Global sur NON.

    La version 9.0 du logiciel Quartus II contient les modèles de synchronisation MLAB mis à jour pour les périphériques affectés. Pour les conceptions mettant en œuvre des MLA dans les conditions indiquées ci-dessus, suivez ces étapes :

    1. Installez le logiciel Quartus II version 9.0.
    2. Réalisez une recompilation complète de la conception.
    3. Vérifier qu’aucune violation du timing ne se produit.
    4. Si aucune violation du timing ne se produit, aucune action supplémentaire n’est nécessaire. En cas de violation du timing, optimisez encore la conception. Lorsque la conception est entièrement optimisée, reprogrammez tous les périphériques existants déjà sur le terrain et tous les périphériques à venir avec le fichier de programmation nouvellement généré.

    Pour plus d’informations concernant les modifications apportées au modèle de synchronisation MLAB, reportez-vous à la feuille d’errata de la famille de périphériques Stratix III (PDF).

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix®

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.