Identifiant de l'article : 000075636 Type de contenu: Dépannage Dernière révision : 12/12/2018

Pourquoi le paramètre « Nombre de balises prises en charge » n’apparaît-il que jusqu’à 64 pour les demandes non publiées dans les interfaces Intel® Arria® 10 et Intel® Cyclone® 10 GX Avalon®-ST pour PCI Express* ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Arria® 10 Cyclone® 10
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    L’interface Intel® Arria® 10 et Intel® Cyclone® 10 GX Avalon®-ST pour PCI Express* prend en charge jusqu’à 64 balises pour les demandes non postées en interne. Pour obtenir jusqu’à 256 balises, vous devez vérifier le paramètre « Enable Configuration Bypass (CfgBP) » (Activer le contournement de la configuration) et mettre en œuvre le mécanisme de suivi des balises dans la logique de l’utilisateur.

    Solution

    Ces informations supplémentaires seront ajoutées dans une prochaine mise à jour du guide de l’utilisateur.

    Produits associés

    Cet article concerne 2 Produits

    FPGA Intel® Arria® 10 GX
    FPGA Intel® Cyclone® 10 GX

    Avis de non-responsabilité

    1

    Toutes publications et utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.ca.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.