Lorsque vous réactivez l’émetteur-récepteur Stratix® IV GX dans une configuration PCI Express (PIPE) x8, le gestionnaire de plug-in ALTGX MegaWizard® fournit deux bits pour le port de coreclkout
sortie, un pour chaque bloc d’émetteur-récepteur.
Altera a identifié que lors d’une simulation fonctionnelle de la configuration ci-dessus, le coreclkout[1]
système est toujours bloqué à zéro logique. Le comportement attendu est d’avoir des transitions sur les deux coreclkout[0]
et coreclkout[1]
.
Solution de contournement: Altera recommande d’utiliser uniquement le coreclkout[0]
port pour activer la logique utilisateur de votre conception.