ID de l'article: 000076022 Type de contenu: Dépannage Dernière révision: 24/11/2013

VCS génère cet avertissement lors d’une simulation fonctionnelle de l’IP des contrôleurs hautes performances DDR, DDR2 et DDR3 SDRAM II. Cet avertissement s’affiche car le code connecte un bus LSB 1 bit d’un bus 4 bits à une entrée 2 bits

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

VCS génère cet avertissement lors d’une simulation fonctionnelle de l’IP des contrôleurs hautes performances DDR, DDR2 et DDR3 SDRAM II.

 

Cet avertissement s’affiche car le code connecte un bus LSB 1bit d’un bus 4 bits à une entrée 2bits, de sorte que le bit 2 de l’entrée clk_reset scan_din n’est pas piloté.  Le séquenceur nivelé n’utilise pas de chaînes de balayage sur mem_clks et cela n’a pas d’importance pour une conception non nivelée (c.-à-d. DDR2), car il n’utilise pas les chaînes d’analyse non plus. Ce message peut donc être ignoré en toute sécurité.

 

Avertissement-[PCWM-W] largeur de port décalage &ltpath_name>/SdramController_PLL_Master_phy_alt_mem_phy.v, 1395"clk ». L’expression 1 bit suivante est connectée au port 2 bits « scan_din » du module « SdramController_PLL_Master_phy_alt_mem_phy_clk_reset », à l’expression « clk » : scan_din[0] utilisez lint=PCWM pour plus de détails

Produits associés

Cet article concerne 3 produits

FPGA Stratix® II GX
FPGA Stratix® II GT
FPGA Stratix® IV E

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.