ID de l'article: 000076075 Type de contenu: Information et documentation de produit Dernière révision: 19/05/2015

Comment activer l’injection d’erreur cRC lors de l’utilisation de l’IP SerialLite III ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

La fonction Altera® SerialLite III IP MegaCore® (SLIII) vous permet d’injection d’erreurs CRC, ce qui peut être utile pour vérifier le fonctionnement de la couche PHY pendant la phase de débogage ou de mise en œuvre de la carte. Pour activer l’injection d’erreur du CRC, reconfigurez le contrôleur PHY de l’émetteur à l’aide d’un contrôleur de reconfiguration. Une fois activée, votre application peut forcer les erreurs du CRC en mettant en avant le signal de contrôle d’injection d’erreur sur l’instance SerialLite III.

Résolution

1. Ajoutez un pont maître JTAG-Avalon® à votre système Qsys. Cela est nécessaire pour piloter le contrôleur de reconfiguration afin d’activer le bit d’activation de l’erreur CRC dans les canaux de l’émetteur-récepteur respectifs.

2. Compilez la conception.

3. Obtenez le numéro de canal logique pour les canaux d’émetteur-récepteur SLIII à partir du rapport du fitter Quartus® II. La cession logique du canal se trouve en cliquant sur la section \'Resource -> GXB Reports -> Transceiver Reconfiguration Report\'

4. Modifiez le fichier tcl ci-joint SOURCE_RECONFIG_BASE valeur pour correspondre à l’adresse de base du contrôleur de reconfiguration de votre système Qsys.

crc_err_enable.tcl

5. Lancez la console système à partir du menu Outils Quartus. Utilisez la commande source pour ouvrir le fichier Tcl ci-dessous dans la console système pour activer l’injection d’erreurs CRC, comme indiqué ci-dessous :

Un. source crc_err_enable.tcl

b. exemple d’utilisation de la commande (voir le fichier Tcl pour plus d’informations)

- crc_err_enable 0 1 (active l’injection d’erreurs de canal logique 0 CRC)

- crc_err_enable {0 1 2} 1 (active l’injection d’erreur de canal logique 0,1,2 CRC)

- crc_err_enable {0 1 2} 0 (désactive l’injection d’erreurs du canal logique 0,1,2 CRC)

6. Affirmez la source SerialLite III crc_error_injectentrée à 1. (Vous pouvez autrement lier les crc_error_inject à 1 et utilisez simplement la commande Tcl pour activer/désactiver l’injection d’erreurs)

7. Surveiller l’état d’erreur du CRC, erreur[N-1:0] (error_rx[N-1:0] pour les signaux duplex core), au récepteur IP SerialLite III. (N = nombre de voies)

Produits associés

Cet article concerne 1 produits

FPGA Stratix® V GX

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.