ID de l'article: 000076093 Type de contenu: Dépannage Dernière révision: 11/09/2012

Y a-t-il un problème avec l’option skip memory initialization in UniPHY Based DDR2 SDRAM et DDR3 SDRAM Controller ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Oui, dans la version 11.0 de l’IP, l’option Ignorez l’initialisation de la mémoire ne passe pas par le processus d’initialisation. Les contrôleurs DDR2 SDRAM et DDR3 SDRAM basés sur UniPHY ne prennent pas en charge l’option d’initialisation de la mémoire de suppression de la mémoire.

 

Bien que l’IP n’ignore pas l’initialisation dans la simulation, wl’option est activée, les retards nécessaires entre les commandes d’initialisation de la mémoire spécifiques sont éteints pour accélérer la simulation afin qu’elle contribue à accélérer la simulation.

 

Le gui IP sera fixé pour refléter la véritable fonction de cette option dans la version future.

 

Produits associés

Cet article concerne 8 produits

FPGA Stratix® III
FPGA Stratix® V GS
FPGA Stratix® IV E
FPGA Stratix® V E
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® II GT
FPGA Stratix® II GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.