ID de l'article: 000076105 Type de contenu: Dépannage Dernière révision: 01/05/2013

Les tableaux ODT dynamiques sont incorrects pour les interfaces DDR3 à emplacement unique ciblant Stratix V

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Ce problème affecte les produits DDR3.

    Les tableaux ODT dynamiques sont incorrects pour les emplacements uniques, quatre rangs, Interfaces de mémoire externe DDR3 ciblant Stratix les périphériques V.

    Résolution

    Il n’y a pas de solution à ce problème. Si vous rencontrez un signal problèmes d’intégrité avec votre conception, contactez Altera l’assistance technique.

    Ce problème sera résolu dans une version ultérieure.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.