ID de l'article: 000076130 Type de contenu: Dépannage Dernière révision: 20/11/2015

La simulation VHDL d’une IP Arria 10 EMIF avec MhDH-PRO peut ne pas progresser dans certaines circonstances

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Ce problème affecte tous les protocoles de mémoire externe pris en charge sur Arria 10 périphériques. Si votre conception utilise un modèle de simulation VHDL avec un bus EMIF Altera fonctionnel modèle, la simulation avec une version de Réhôtes-PRO antérieure à 2015.06 peut ne pas Progrès.

    Résolution

    Les solutions à ce problème sont les suivantes :

    • Simuler en utilisant Verilog au lieu de VHDL. Ce problème se produit uniquement avec VHDL.
    • Utilisez un simulateur différent, autre que Lehst-PRO. Ce problème se produit uniquement avec Sehd-Pro.

    Ce problème sera résolu dans une version ultérieure.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.