ID de l'article: 000076287 Type de contenu: Dépannage Dernière révision: 17/12/2019

Pourquoi le kit d’outils Intel® Stratix® 10 EMIF signale-t-il une défaillance d’activation de l’étalonnage DQS ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Stratix® 10 IP pour interfaces de mémoire externe
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans la version 19.3 du logiciel Intel® Quartus® Prime Pro Edition et les versions précédentes, le rapport d’étalonnage du kit d’outils EMIF Intel Stratix® peut montrer une défaillance d’étalonnage DQS Enable, même si les marges de lecture et d’écriture DQ/DQS montrent toutes les deux des valeurs de fenêtre valides.

    Ce rapport de panne d’étalonnage DQS peut être ignoré si les marges de lecture et d’écriture DQ/DQS montrent qu’ils passent des valeurs de fenêtre valides.

    Résolution

    Pour contourner ce problème dans la version 19.3 du logiciel Prime Pro Edition Intel® Quartus® version 19.3 et antérieure, vous pouvez également vérifier que le signal local_cal_success est revendiqué à l’aide de l’outil Signal Tap Logic Analyzer.

    Ce problème est résolu dans la version 19.4 et ultérieures du logiciel Intel Quartus Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.