ID de l'article: 000076326 Type de contenu: Dépannage Dernière révision: 02/11/2018

Y a-t-il un problème avec la description de la broche nIO_PULLUP dans les Directives de connexion des broches de la famille de Intel® Arria® 10 appareils ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Dans le document 2018.3.30 de la famille de broches Intel® Arria® 10 Device Pin Connection versions 2018.3.30 et antérieures, la description de la broche nIO_PULLUP indique : « Si vous attachez cette broche à VCC, assurez-vous que toutes les broches d’E/S de l’utilisateur et les broches d’E/S double usage sont à la logique 0 avant et pendant la configuration ». Cela est incorrect. Les broches d’E/S peuvent être propulsées à la logique 0 ou 1 après LE TRAVAIL.

 

Résolution

Le document Intel® Arria® 10 Device Family Pin Connection Guidelines (Lignes directrices sur la connexion des broches de la famille de périphériques) sera mis à jour dans la version 2019.07.01 pour indiquer que les broches d’E/S et les broches d’E/S double-purpse peuvent être poussées à logic-0 ou logic-1 après LERA.

Produits associés

Cet article concerne 3 produits

FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GT
FPGA SoC Intel® Arria® 10 GX

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.