ID de l'article: 000076335 Type de contenu: Dépannage Dernière révision: 07/10/2020

Pourquoi le signal awready du commutateur AXI* bascule-t-il lors de l’utilisation du contrôleur Intel® Stratix® 10 MX HBM2 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Stratix® 10 IP pour interfaces de mémoire externe
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    C’est le comportement attendu du commutateur AXI* lors de l’activation du pseudo BL8. Le commutateur AXI* doit attendre que le transfert de données en écriture de la transaction se termine avant de recevoir la prochaine demande d’écriture. Cela n’affectera pas l’efficacité de l’interface AXI*.

    Produits associés

    Cet article concerne 1 produits

    FPGA Intel® Stratix® 10 MX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.