ID de l'article: 000076351 Type de contenu: Dépannage Dernière révision: 05/05/2021

Lorsque vous utilisez Windows* pourquoi la Intel® FPGA P-Tile Avalon® l’IP mappée de la mémoire pour PCI* Express Example Design ne génère-t-elle pas ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-MM
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le logiciel Intel® Quartus® Prime Pro Edition Windows* version 20.1, l’IP mapped de mémoire Avalon® P-Tile Intel® FPGA pour PCI Express* Example Design ne pourra pas générer en mode port racine Gen4x4.

    Résolution

    La conception de l’exemple peut être générée correctement par la version Linux* du logiciel Intel® Quartus® Prime Pro Edition version 20.1.

    Ce problème est résolu à partir de la version 20.4 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 5 produits

    FPGA Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 DX
    FPGA Intel® Stratix® 10 TX
    FPGA SoC Intel® Stratix® 10 GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.