En raison d’un problème avec le cœur de streaming Serial Lite Intel® FPGA IP III, vous pouvez observer l’erreur ci-dessus lors de la compilation avec la version 19.4 de Prime Pro Edition Intel® Quartus® si vous essayez de combiner deux instances simples dans le même canal d’émetteur-récepteur 10 H-Tile Intel® Stratix®. Cela s’explique par le fait que l’étalonnage de l’arrière-plan est activé par défaut pour tous les débits de données.
Il n’y a pas de solution à ce problème. Ce problème est résolu dans la version 20.2 du logiciel Intel® Quartus® Prime Pro Edition.