Identifiant de l'article: 000076394 Type de contenu: Information et documentation de produit Dernière révision :: 12/12/2017

Comment attribuer l’emplacement des broches PHYLite IP RZQ ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Arria® 10 IP PHY Lite pour interfaces parallèles
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    L’IP PHYLite ne possède pas de broche d’entrée RZQ que vous pouvez placer directement. Lors de la compilation, le logiciel Intel® Quartus® Prime crée la fonctionnalité IP DE l’outil, y compris le signal RZQ, et définit son emplacement de broche.

    Solution

    Le signal RZQ peut être affecté à un emplacement de broche en utilisant ce flux :

    1. Dans l’onglet PHYLite IP Group de l’éditeur de paramètres IP, définissez la section Group OCT Settings (Paramètres de l’OCT) en fonction des valeurs d’OCT requises.
    2. Générer l’IP et l’instantanément dans votre projet (ou créer le projet de conception de l’exemple PHYLite).
    3. Compilez le projet. Le fitter Intel Quartus Prime place la broche RZQ à l’emplacement qu’il choisit et si vous regardez dans le Fitter Report > Plan Stage > les broches d’entrée, vous verrez un nom de signal RZQ semblable à ce qui suit :
      |core|arch_inst|u_phylite_io_bufs|data_io_buf_gen_grp.data_io_obuf_gen.u_data_buf~oct_cal_blockrzq_pad~0
      L’une des raisons pour exécuter cette compilation initiale est de vérifier que l’IP PHYLite peut être placée avec succès.
    4. Pour placer l’broche RZQ à l’emplacement de broche compatible avec la technologie RZQ, les affectations QSF doivent être ajoutées pour forcer le fitter Intel Quartus Prime à la placer à l’emplacement souhaité.
      Dans le planificateur de broches, vous pouvez afficher les emplacements de brocheS RZQ disponibles en regardant dans la fenêtre des tâches, les broches OCT > RZQ. Double-souris-cliquez sur RZQ et il affiche les broches RZQ avec un contour audacieux dans le diagramme de grille des broches.
      Les exemples de cessions montrés ici utilisent la norme D’E/S SSTL-15 pour les données PHYLITE et les broches dehôtes.                                         set_location_assignment PIN_AH3 -à octrzq
      set_instance_assignment nom IO_STANDARD « 1.5 V » à octrzq
      set_instance_assignment nom RZQ_GROUP OCTRZQ à
      set_instance_assignment nom RZQ_GROUP OCTRZQ à
      Notes:
      a) Ajoutez la RZQ_GROUP affectation pour toutes les données et les broches de l’phylite dans l’interface PHYLite.
      b) Le nom de la broche RZQ (octrzq dans cet exemple) n’est qu’un nom de chaîne de caractère et peut être modifié.
    5. Recompilez le projet.
    6. Vérifiez dans le planificateur de broches que la broche RZQ est correctement placée.
      Notez que vous pouvez ignorer les anomalies suivantes qui peuvent se produire dans le projet équipé :
      a) Dans le planificateur de broches, la broche octrzq est placée à l’emplacement choisi, mais elle possède un « ? » dans la liste des broches du nom de nœud.
      b) Dans le rapport Fitter > l’étape du plan > les broches d’entrée, la broche RZQ est toujours appelée comme
      |core|arch_inst|u_phylite_io_bufs|data_io_buf_gen_grp.data_io_obuf_gen.u_data_buf~oct_cal_blockrzq_pad~0

    Ce flux est prévu pour être documenté dans une version ultérieure du guide de l’utilisateur PHYLite.

    Produits associés

    Cet article concerne 1 Produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.