ID de l'article: 000076416 Type de contenu: Dépannage Dernière révision: 09/01/2020

Pourquoi l’exemple de conception testbench pour l’IP dure E-tile à canal unique pour Ethernet Intel® Stratix® 10 FPGA ip 10GBASE-KR n’est-il pas terminé dans ncsim® ou Xcellium® ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 19.4 du logiciel Intel® Quartus® Prime Pro, l’exemple de testbench de conception de l’IP dure E-Tile pour Ethernet Intel® Stratix® 10 FPGA variante IP avec un canal unique de 10GBASE-KR sélectionné ne s’effectuera pas lors de l’utilisation de Ncsim® ou Xcellium®.

    Résolution

    Pour contourner ce problème, augmentez le nombre de canaux dans votre variante 10GBASE-KR au-delà de « 1 » lors de la simulation de la conception de l’exemple avec Ncsim ou Xcellium.

    Ce problème est résolu à partir de la version 20.1 du logiciel Intel® Quartus® Prime Pro.

    Produits associés

    Cet article concerne 3 produits

    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX
    FPGA et FPGA SoC Intel® Agilex™

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.