ID de l'article: 000076455 Type de contenu: Dépannage Dernière révision: 06/10/2020

Pourquoi le Intel® Arria® 10 DDR4 IP ne corrige-t-il pas une erreur ECC ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Arria® 10 IP pour interfaces de mémoire externe
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Résolution

    Une erreur de bit correctable ne sera pas corrigée dans l’Intel® Arria® 10 DDR4 IP lorsqu’un masque de données ne correspond pas à un octet complet (par exemple, un masque de données 4 bits).
    Cela s’explique par le fait que la logique ECC ne peut soutenir la lecture-modification-écriture que sur une base octet.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.