ID de l'article: 000076464 Type de contenu: Dépannage Dernière révision: 28/06/2012

Le testbench client de rapidIO IP Core échoue dans la simulation pour certaines variations Arria V avec une fréquence d’horloge de référence inégalée

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Le testbench pour une fonction RapidIO MegaCore x1 5,00 Gœurs variation qui cible un périphérique Arria V peut échouer la simulation car d’une fréquence d’horloge de référence qui entraîne des erreurs de commande de octet depuis l’émetteur-récepteur RX.

    Résolution

    Pour éviter ce problème, définissez la fréquence d’horloge de référence sur 200 MHz ou 500 MHz dans l’éditeur de paramètres RapidIO avant de générer votre fonction RapidIO MegaCore.

    Ce problème est résolu dans la version 11.1 SP2 du RapidIO MegaCore Fonction.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix®

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.