Dans les périphériques Stratix® III et Cyclone® III, les conceptions utilisant la fonctionnalité Dynamic Phase Stepping (Progression dynamique de la phase) peuvent voir des situations dans lesquelles une horloge de sortie incorrecte est ajustée en phase si le port de réduction de phase est alimenté par une constante. Cela affecte le logiciel de conception Quartus® II version 7.2 SP3 et versions antérieures.
Si cette situation se produit, insérez une logique supplémentaire en face du port altpll phasecounterselect[] ou enregistrez la constante qui alimente ce port. Dans ce dernier cas, vous devrez peut-être utiliser l’attribut de préservation pour empêcher la synthèse des registres.
Cela est résolu dans la version 13.0 du logiciel Quartus II.