ID de l'article: 000076518 Type de contenu: Messages d'erreur Dernière révision: 11/09/2019

Erreur (18090) : la mémoire externe et les interfaces PHYLite doivent partager une horloge commune et les signaux de réinitialisation lorsqu’ils sont limités à la même colonne d’E/S.

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Arria® 10 IP pour interfaces de mémoire externe
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 19.2 du logiciel Intel® Quartus® Prime ou une version antérieure, vous pouvez voir le message d’erreur du fitter lorsque vous ne partagez pas la même horloge et que vous ne réinitialisez pas plusieurs Intel Arria® 10 IP EMIF sur la même colonne d’E/S. Ce message est incorrect et vous pouvez suivre les directives décrites dans le Guide de l’utilisateur IP Intel® Arria® 10 EMIF. Pour placer plusieurs interfaces dans la même colonne d’E/S, vous devez vous assurer que les signaux de réinitialisation globaux (global_reset_n) de chaque interface proviennent de la même broche ou signal d’entrée.

     

    Résolution

    Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime.

     

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.