ID de l'article: 000076523 Type de contenu: Dépannage Dernière révision: 23/10/2020

Pourquoi l’option Marges de pilote d’exécution n’est-elle pas disponible dans le kit d’outils de débogage EMIF lors du ciblage des périphériques Intel Agilex® 7 FPGA ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP pour composant de débogage des interfaces de mémoire externe
  • Interfaces et contrôleurs de mémoire
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 20.3 du logiciel Intel® Quartus® Prime Pro Edition et versions antérieures, vous pouvez voir que l’option « Exécuter les marges de pilotes » n’est pas disponible dans le kit d’outils de débogage EMIF.

     

     

    Résolution

    Suivez les directives dans la section « Activer le kit d’outils EMIF dans une conception existante » dans le Guide de l’utilisateur ip d’Intel® Agilex® FPGA d’interfaces mémoire externes.

    En outre, lors de la connexion de l’IP de calibrage et de l’IP EMIF dans Platform Designer, cliquez tout d’abord sur le emif_calbus dans l’IP de calibrage, puis connectez-le au emif_calbus dans l’IP EMIF.

    Cela est corrigé à partir de la version 20.4 du logiciel Intel® Quartus® Prime Pro Edition.
     

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.