ID de l'article: 000076544 Type de contenu: Information et documentation de produit Dernière révision: 10/06/2020

Comment activer la prise en charge du périphérique MT25Q de Micron dans le remplacement des périphériques EPCQ (>=256 Mo) et EPCQ-L en fin de vie ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Comme annoncé dans PDN1802, les périphériques EPCQ (>=256 Mo) et EPCQ-L sont abandonnés. Les périphériques Micron* MT25Q peuvent être utilisés comme périphériques de remplacement pour prendre en charge la configuration active en série dans la version 17.1 et ultérieure du logiciel Intel® Quartus® Prime. Pour activer la prise en charge MT25Q, ajoutez la variable suivante dans votre fichier quartus.ini dans le répertoire du projet :

    pgm_allow_mt25q=activé

    Si vous n’avez pas de fichier quartus.ini, utilisez un éditeur de texte pour le créer, ajoutez la variable ci-dessus et enregistrez ce fichier en tant que quartus.ini dans votre répertoire de projet ou \bin64 (Windows) ou /linux64 (Linux). Lorsque vous ouvrez votre projet après avoir ajouté la variable ci-dessus, vous devriez pouvoir voir les périphériques MT25Q dans :

    • Convertir l’outil de fichiers de programmation
    • Ips accédant au port ASMI (Active Serial Memory Interface)
    • IP de mise à jour du système à distance

    Comme les périphériques MT25Q ne sont pas répertoriés dans le paramètre Périphérique de configuration dans la catégorie Configuration des « Options de périphérique et de broche » du logiciel Quartus, utilisez l’outil Convertir le fichier de programmation pour générer un fichier de programmation pour la configuration active série avec un périphérique MT25Q.

    Dans Quartus® version 17.1 de Prime Standard, les périphériques MT25Q ne sont pas répertoriés dans l’IP de mise à jour à distance du système. Vous pouvez contourner cette situation en choisissant une taille équivalente de périphérique EPCQ ou EPCQL.

    Pour activer la prise en charge MT25Q dans le programmeur Quartus Prime autonome, reportez-vous aux étapes suivantes :

    1. Placer quartus.ini avec la variable ci-dessus dans
      (a) le même répertoire dans lequel vous enregistrerez un fichier d’objet de programmeur (.pof) ou un fichier de configuration indirecte JTAG (.jic)
      (b) répertoire d’installation du \bin ou bin64
    2. Démarrez votre programmateur Quartus Prime autonome et ouvrez l’outil Convertir un fichier de programmation à partir du menu Fichier. Lorsque vous placez le fichier quartus.ini à l’étape 1(b), vous pouvez passer aux étapes 3 et 4.
    3. Spécifiez le chemin et le nom dans la colonne nom   du fichier   de l’outil Convertir un fichier de programmation.
    4. Fermez l’outil Fichier de programmation de conversion et redémarrez-le.
    5. Vous devriez pouvoir voir les périphériques MT25Q dans l’outil Convertir un fichier de programmation.

    Informations complémentaires : programmation NVCR

    Les périphériques MT25Q possèdent un registre de configuration non volatile (NVCR).  Le NVCR doit être défini à une valeur appropriée en fonction du périphérique MT25Q et du mode de configuration dans FPGA familles de périphériques.  Lorsque vous utilisez un fichier de programmation JTAG Indirect Configuration (.jic) ou un mode de programmation AS dans les versions 17.1 et ultérieures du logiciel Quartus Prime, le NVCR est automatiquement défini lors de la programmation du périphérique MT25Q. Si vous utilisez un outil de programmeur de 3e partie ou votre propre solution, vous devez définir les registres de configuration non volatiles en conséquence.

    Pour définir le registre de configuration non volatile, procédez comme suit :

    1. Exécuter le fonctionnement d’activation de l’écriture : opcode b'0000 0110
    2. Exécuter le registre de configuration non volatile d’écriture : opcode b'1011 0001 suivi d’une valeur de registre 16 bits

    Définissez la valeur du registre 16 bits comme b'1110 111y xxxx 1111 où y est le octet d’adresse (0 pour l’adressage de 4 octet et 1 pour l’adresse 3 octet) et xxxx est la valeur d’horloge d’un octet. Lorsque la valeur xxxx est de 0001 à 1110, la valeur d’horloge d’un à 14. Lorsque xxxx est en mode 0000 ou 1111, la valeur d’horloge par défaut est de 8 pour le mode standard de lecture rapide (ASx1) et de 10 pour le mode d’entrée quad étendu (mode ASx4).

    Le registre étant non volatile, vous n’avez à définir ce registre qu’une seule fois tant que vous ne changez pas de mode de configuration. Reportez-vous aux tableaux suivants pour connaître la valeur d’horloge de la famille de périphériques FPGA et la définition des bits de fonctionnement du registre NVCR 16 bits.

    Tableau 1. Cycles d’horloge et octets d’adresses pour le fonctionnement du Registre de configuration non volatile

    Périphérique FPGA

    Octets d’adresse

    Cycles d’horloge D entretint

    ASx1

    ASx4

    • Pré-Intel® FPGA 28 nm (1)

    • Intel® Cyclone® 10 LP

    Adresse 3 octet

    8

    -

    • Arria V

    • Cyclone V

    • Stratix V

    Adresse 3 octet

    12

    12

    Adresse 4 octet

    4

    10

    • Intel® Arria 10

    • Intel® Cyclone 10 GX

    Adresse 4 octet

    10

    10

    • Intel® Stratix® 10

    Adresse 3 octet

    -

    10

     

    Tableau 2. Définition du bit de fonctionnement du Registre de configuration non volatile(5)

    Peu

    Description

    Valeur par défaut

    15:12

    Nombre de cycles de développement. Lorsque ce nombre est de 0001 à 1110, les cycles de d baisse sont de 1 à 14.

    0000 ou 1111(2)(3)

    11:5

    Configurez ces bits sur 1111111.

    1111111

    4

    Recommandez de définir ce bit sur 0 pour désactiver la fonction RESET ou HOLD sur la broche DQ3. (4)

    1

    3:1

    Définissez ces bits sur 111.

    111

    0

    Paramètres d’octet d’adresse.

    • 0 = Adresse de 4 octet

    • 1 = adresse de 3 octet

    1

    Remarque 1 : les périphériques antérieurs à la famille de périphériques série V tels que Arria II, Cyclone IV et Stratix IV.

    Remarque 2 : les cycles d’horloge par défaut des dystères sont de 10 pour la lecture rapide à quatre entrées étendue et de 8 pour l’extension à deux entrées rapide et la lecture rapide standard.

    Remarque 3 : pour le périphérique Intel® Stratix® 10, utilisez la valeur par défaut 1111h pour définir 10 cycles d’horloge dystrait.

    Remarque 4 : le programmeur Quartus Prime et la configuration en série active n’utilisent pas la fonction RESET ou HOLD.

    Remarque 5 : le fonctionnement du registre de configuration non volatile transfère tout d’abord le octet le moins significatif (bit [7:0]), puis le octet le plus significatif (bit[15:8]).

    Résolution

    Les périphériques MT25Q ont été pris en charge dans le schéma de configuration active série, les IP accédant au port ASMI et à l’IP de mise à jour à distance du système sans la variable ci-dessus depuis Intel® Quartus® version 18.1 du logiciel Prime.

    Vous pouvez trouver l’infromation de la ROM Flash de 3e partie à la page suivante.

    Configuration des périphériques – Centre d’assistance > les périphériques de configuration pris en charge par Intel > les périphériques de configuration tiers pris en charge par Intel

    Produits associés

    Cet article concerne 5 produits

    Intel® FPGA Configuration Device EPCQ512
    Périphériques de configuration FPGA Intel®
    Périphérique de configuration FPGA Intel® EPCQ-L
    Intel® FPGA Configuration Device EPCQ256
    Circuits programmables Intel®

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.