ID de l'article: 000076630 Type de contenu: Messages d'erreur Dernière révision: 14/08/2017

Erreur (12077) : instance de nœud « altera_mult_add_rtl2 » instantanément couplée à un paramètre inconnu « ACCUM_SLOAD_PIPELINE_SCLR »

Environnement

  • Intel® Quartus® Prime Standard Edition
  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème avec l’IP Cyclone® V FPGA ALTMULT_COMPLEX dans la version 17.0 du logiciel Prime Standard Edition Intel® Quartus®, il est possible que vous voyiez l’erreur ci-dessus lors de la compilation si le type de fichier à variation IP est VHDL.

    Résolution

    Pour contourner ce problème, utilisez le type de fichier de variation IP Verilog.

    Ce problème est résolu à partir de la version 18.0 du logiciel Intel® Quartus® Prime Standard Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Cyclone® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.