ID de l'article: 000076685 Type de contenu: Dépannage Dernière révision: 21/08/2012

Pourquoi le tx_out de mon cœur PCI Express est-il toujours HiZ pendant la simulation ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Lors de la simulation de votre cœur PCI Express® vous pouvez observer que le cœur PCI Express semble sortir de la réinitialisation correctement et commencer l’initialisation de liaison, mais ne termine pas l’initialisation de liaison et que le port tx_out[n] semble être en continu dans l’état HiZ.

Cela peut être le résultat de la configuration de votre testbench, plus précisément de la configuration du bus test_in pour accélérer la simulation série.

Résolution

Pour contourner ce problème, configurez votre testbench pour accélérer l’initialisation de la liaison, en paramétrant test_in[0] = 1.

Pour la simulation, il est recommandé de définir test_in[39:0] = 0x0AD ou 0x0A9.

La signification de ces bits est indiquée ci-dessous :

[7] = Désactiver la gestion de l’alimentation

[5] = Désactiver le cœur de l’entrée en mode Conformité

[3] = mode FPGA

[2] = Désactiver la brouillage

[0] = Accélérer la simulation série

 

 

Produits associés

Cet article concerne 4 produits

FPGA Stratix® V GX
FPGA Stratix® II GX
FPGA Stratix® II GT
FPGA Stratix® V GT

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.