ID de l'article: 000076807 Type de contenu: Dépannage Dernière révision: 10/05/2013

offset_cancellation_reset Signal n’est pas synchronisé avec reconfig_clk dans le compilateur IP pour la conception d’exemple DMA PCI Express Stratix IV chaining

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Le offset_cancellation_reset signal du Stratix Exemple d’exemple de DMA à chaîne IV pour le compilateur IP pour PCI Express est synchronisé aux modifications du reconfig_clk_locked signal et non à reconfig_clk l’horloge. En conséquence, le SERDES peuvent occasionnellement fonctionner de manière incorrecte.

    Résolution

    Ce problème n’a aucune solution de contournement.

    Ce problème sera résolu dans une version ultérieure du compilateur IP pour l’exemple DMA d’chaîne PCI Express.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® IV

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.