ID de l'article: 000076822 Type de contenu: Messages d'erreur Dernière révision: 22/06/2020

Erreur : intel_pcie_ptile_ast_0.d portables_user_avmm_rst possède unlock associé de « p1_hip_reconfig_clk » qui n’a pas pu être trouvé

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-ST
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème avec l’Intel® FPGA P-Tile Avalon® l’IP de streaming pour PCI* Express, l’erreur du formulaire ci-dessus s’affiche si l’option «Activer l’interface De temps d’exécution» est sélectionnée dans l’interface IP. Cela est dû au fait que l’interface de fin des délais d’exécution est incorrectement associée au hip_reconfig_clk. Cette erreur empêche la génération de l’IP.

    Résolution

    Dans v20.1 de la Intel® Quartus® Prime Pro Edition du logiciel, aucune solution à ce problème n’existe, générer l’IP avec l’option «Enable Completion Timeout Interface» désactivée.

    Ce problème a été résolu à partir de la version v20.2 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 2 produits

    FPGA Intel® Stratix® 10 DX
    FPGA et FPGA SoC Intel® Agilex™ 7 série F

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.