ID de l'article: 000076825 Type de contenu: Dépannage Dernière révision: 07/10/2020

Lorsque vous utilisez l’IP de streaming PCI* Express Intel® FPGA P-Tile Avalon avec une fréquence d’horloge d’application de 125 MHz, l’analyseur de synchronisation indique-t-il 250 MHz utilisé ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-ST
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans v20.3 de l’interface graphique de la Intel® FPGA P-Tile Avalon IP de streaming pour PCI* Express, le gui indique la prise en charge de la fréquence d’horloge de l’application 125 MHz dans les configurations compatibles avec Gen3 de l’IP. La fréquence d’horloge de l’application de 125 MHz n’est pas prise en charge, si l’IP sélectionnée est générée à l’aide d’une horloge d’application de 250 MHz, aucun avertissement, erreur ou message d’information n’est visible.

    Résolution

    Il n’existe aucune solution à ce problème dans v20.3 de la Intel® Quartus® Prime Pro Edition du logiciel, car 125 MHz n’est pas pris en charge.

    Ces options incorrectes de 125 MHz ont été corrigées à partir de la version 20.4 de l’IP de streaming Intel® FPGA P-Tile Avalon pour PCI* Express IP.
     

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Agilex™ 7 série F
    FPGA Intel® Stratix® 10 DX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.