ID de l'article: 000076831 Type de contenu: Dépannage Dernière révision: 07/10/2020

Pourquoi la génération de l’exemple de conception de la reconfiguration dynamique Ethernet E-Tile 100G échoue-t-elle tant pour les périphériques Intel Agilex® 7 FPGA que pour les périphériques Intel® Stratix®10 FPGA ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP pour faible latence 100G Ethernet pour Arria® 10 et Stratix® V
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème avec la version 20.1 du logiciel Intel® Quartus® Prime Pro Edition, l’IP dur E-Tile pour l’exemple de conception de reconfiguration dynamique 100G pour Ethernet 100G tombera en panne tant pour les périphériques Intel Agilex® 7 FPGA que pour les périphériques Intel® Stratix®10 FPGA.

     

     

    Résolution

    Aucune solution à ce problème n’existe dans la version 20.1 du logiciel Intel® Quartus® Prime Pro Edition.

    Ce problème a été résolu dans la version 20.2 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 4 produits

    FPGA Intel® Stratix® 10 DX
    FPGA et FPGA SoC Intel® Agilex™ 7 série F
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.