ID de l'article: 000076866 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi les ports de sortie ~OBSERVABLE des blocs d’émetteur-récepteur de ma conception sont-ils signalés comme n’étant pas entraînés à l’analyse des tenir ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

La version 9.1 SP1 du logiciel Quartus® II et les versions antérieures ne limitent pas automatiquement les ports de sortie ~OBSERVABLE tels que ~OBSERVABLERXANALOGRESET dans Stratix® blocs d’émetteur-récepteur IV GX pour l’analyse de la prise. La commande derive_pll_clocks n’ajoute que set_max_delay affectations aux ports de sortie pour l’analyse de la configuration et ne fait pas les affectations de set_min_delay correspondantes nécessaires pour l’analyse en attente.

Pour limiter les ports de sortie pour l’analyse de la conservation, ajoutez la commande set_min_delay suivante pour les ports de sortie ~OBSERVABLE :
set_min_delay de 0 à [sorties get_ports ]

Ce problème devrait être résolu dans une version ultérieure du logiciel Quartus II.

Produits associés

Cet article concerne 1 produits

FPGA Stratix® II GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.