ID de l'article: 000076871 Type de contenu: Dépannage Dernière révision: 05/05/2021

Pourquoi y a-t-il une horloge non entraînée signalée dans le Intel® FPGA IP flash on-chip le Intel® MAX® 10 ?

Environnement

  • Intel® Quartus® Prime Standard Edition
  • FPGA Intel® IP Flash sur puce
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Une horloge non entraînée est indiquée comme indiqué ci-dessous lors de l’utilisation du Intel® FPGA IP flash sur puce le Intel® MAX® 10 :

    altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_se_neg_reg

     

    Résolution

    Ce chemin signalé non entraîné peut être ignoré car il ne s’agit pas d’une horloge.

    Produits associés

    Cet article concerne 1 produits

    FPGA Intel® MAX® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.