ID de l'article: 000076908 Type de contenu: Dépannage Dernière révision: 14/12/2018

Pourquoi le registre de la bande passante IOPLL ne peut-il pas être lu à l’aide de Intel® FPGA IP PLL Reconfig ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP pour reconfig IOPLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Il est possible que vous rencontriez un problème lors d’une transaction en lecture du registre de bande passante en utilisant la mémoire PLL Reconfig Intel® FPGA IP cœur dans Intel® Arria® 10 périphériques. Cela affecte la lecture du paramètre de filtre de boucle et du paramètre de la pompe de charge de l’IOPLL.

    Aucun problème connu n’effectue de transactions en lecture sur d’autres registres.

    Il n’y a pas de problèmes connus lors des transactions en écriture sur des registres, il n’y a donc aucune limitation à l’exécution de la reconfiguration PLL à l’aide de l’IP.

     

     

      

    Résolution

    Il n’y a pas de solution de contournement. Évitez d’effectuer des transactions en lecture sur le registre de la bande passante.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.