Identifiant de l'article: 000076910 Type de contenu: Dépannage Dernière révision :: 01/25/2022

Pourquoi l’exemple IP d’interface IP de la mémoire à bande passante élevée (HBM2) est-il conçu dans le Intel® Stratix® les FPGA 10 MX montrent-ils une violation de la largeur des pulsations min ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP pour interface de bande passante élevée (HBM2)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 19.1 du logiciel Intel® Quartus® Prime Pro Edition et versions antérieures, vous pouvez constater une violation de la largeur des impulsions min si vous créez un exemple de conception pour l’interface IP À bande passante élevée (HBM2) ciblant le Intel® Stratix® les FPGA 10 MX.

    Solution

    Pour contourner ce problème, téléchargez et installez le Intel® Quartus® logiciel Prime Pro Edition version 19.1 du correctif 0.04 à partir du lien approprié ci-dessous. Après l’installation du correctif, suivez les étapes indiquées dans le fichier Readme.

    Ce problème est résolu à partir de la version 19.2 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 2 Produits

    FPGA et FPGA SoC Intel® Stratix® 10
    FPGA Intel® Stratix® 10 MX

    Vous avez encore besoin d'aide?

    Communiquer avec l'assistance

    Avis de non-responsabilité

    1

    Toutes publications et utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.ca.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.