ID de l'article: 000076998 Type de contenu: Dépannage Dernière révision: 23/02/2017

Quel est le périphérique DDR3 de plus grande capacité pris en charge par l’IP de mémoire Arria® V et Cyclone® V FPGA UniPHY ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP UniPHY avec contrôleur DDR3 SDRAM
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Il y a un bogue dans l’IP UniPHY DDR3 qui permet incorrectement une configuration pour un périphérique de mémoire DDR3 8Gbit sélectionné à puce unique avec 16 bits de ligne, 11 colonnes et 3 bits d’adresse de banque à générer pour les contrôleurs de mémoire matérielle et HPS Arria® V et Cyclone® V.

    Résolution

    Les plus grandes configurations de capacité de périphériques DDR3 prises en charge sont les suivantes :

    Contrôleur de mémoire matérielle et contrôleur de mémoire HPS : sélection de 4 Go par puce avec une configuration d’adresse de 16 lignes, 10 colonnes et 3 bits bancaires.

    Contrôleur logiciel : sélection de 8 Go par puce avec une configuration d’adresse de 16 lignes, 11 colonnes et 3 bits de banque.

    Pour plus d’informations sur les configurations prises en charge par le contrôleur de mémoire matérielle Arria® V et HPS, consultez le Tableau 7-17 : Caractéristiques du contrôleur de mémoire dure Arria® V dans le manuel Arria V et consultez le Tableau 11-1 : Options de mémoire de l’interface du contrôleur SDRAM dans le manuel de référence technique du système de processeur dur Arria V.

    Pour plus d’informations sur les configurations prises en charge par le contrôleur de mémoire dur Cyclone® V et HPS, consultez le Tableau 6-14 : Caractéristiques du contrôleur de mémoire dure Cyclone® V du manuel Cyclone V et consultez le Tableau 11-1 : Options de mémoire de l’interface du contrôleur SDRAM dans le manuel de référence technique du système de processeur dur Cyclone V.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Arria® V
    FPGA et FPGA SoC Cyclone® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.