Problème critique
Lors de l’utilisation de l’IP matérielle E-Tile pour les variantes PTP Ethernet Intel® FPGA IP 10G/25G, le signal o_sclk est une impulsion asynchrone acheminée via le réseau d’horloge. L’analyseur de synchronisation identifie à tort le signal o_sclk comme source d’horloge et le signale comme une horloge sans contrainte.
Aucune solution de contournement n’est requise, vous pouvez ignorer en toute sécurité cette analyse de l’analyseur de synchronisation de o_sclk comme une horloge sans contrainte.