Identifiant de l'article: 000077098 Type de contenu: Dépannage Dernière révision :: 06/25/2014

Dois-je configurer les tableaux de traduction d’adresses Avalon-MM-PCI Express lors de l’utilisation d’adresses 64 bits pour l’IP dure sur mémoire Avalon pour PCI Express ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    L’IP dure en mémoire Avalon pour PCI Express® prend en charge les adresses 64 bits. Si vous sélectionnez Adresses 64 bits, aucune traduction d’adresse n’est nécessaire.
    Par conséquent, la section « Avalon aux paramètres de traduction d’adresse PCIe » de l’interface graphique dans Qsys disparaît automatiquement après avoir paramétré « largeur d’adresse Avalon-MM » sur 64 bits.

    Avalon-MM-PCI Express, dans l’espace d’accès au registre de contrôle (CRA) à l’adresse 0x1000, 0x1FFF ne sont pas nécessaires pour l’adresse 64 bits.

    Solution

     

    Produits associés

    Cet article concerne 3 Produits

    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Arria® V GX

    Vous avez encore besoin d'aide?

    Communiquer avec l'assistance

    Avis de non-responsabilité

    1

    Toutes publications et utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.ca.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.