ID de l'article: 000077111 Type de contenu: Dépannage Dernière révision: 13/04/2014

Quel est le nombre correct d’interfaces de reconfiguration requises pour une IP XAUI PHY lors de l’utilisation de périphériques émetteurs-récepteurs Stratix V, Arria V et Cyclone V ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Le nombre correct d’interfaces de reconfiguration requises pour une IP XAUI PHY lors de l’utilisation de périphériques émetteurs-récepteurs Stratix® V, Arria® V et Cyclone® V est de cinq.

    L’IP XAUI PHY MegaWizard™ implémente le PHY en mode collé et nécessite quatre interfaces de reconfiguration pour chacun de ses canaux, plus une interface pour une seule PLL Tx.

    La version 13.0 du logiciel Quartus® II et le volet de message MegaWizard IP XAUI antérieur de XAUI indiquent incorrectement que le nombre d’interfaces de reconfiguration requise doit être de huit, ce qui est correct pour un PHY nonbondé.

    Résolution

    Ce problème avec l’IP XAUI PHY MegaWizard sera corrigé dans une version ultérieure du logiciel Quartus II.

    Produits associés

    Cet article concerne 12 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.